一、引言
PCIE908 是北京科恒盛远科技有限公司推出的一款高性能数据采集卡，主芯片为 Xilinx Zynq UltraScale+ RFSoC 系列 XCZU47DR，板载 8 路 ADC 与 8 路 DAC，支持 PCIe 4.0 x8 与 100G 光纤传输，面向宽带通信、测试测量、雷达预警等高性能射频应用。
在多通道相参系统中，多路 ADC 之间的相位关系必须确定且可复现——MIMO、波束成形、相控阵雷达等应用都依赖这一前提。然而，板卡每次冷启动后，各 Tile 的采样时钟相位能否稳定对齐，直接决定了系统能否工程化部署。
本文介绍 PCIE908 跨四个 ADC Tile 的冷启动同步指标测试：通过 USB 继电器对板卡做 50 次物理断电/上电，逐次验证 ADC 与 DAC 的 MTS 对齐结果，并统计各通道对之间的相对时延及其确定性。
术语说明：MTS（Multi-Tile Synchronization）即多 Tile 同步，用于对齐各射频转换器 Tile 的采样时钟相位；Tile 是 RFSoC 中射频转换器的分组单位；Latency 与 DelayOffset 是 MTS 对齐后的时延与偏移结果。
二、板卡简介与技术指标
PCIE908 采用 Xilinx Zynq UltraScale+ RFSoC Gen3 系列主芯片 XCZU47DR-2FFVG1517I，是一款基于 PCIe 4.0 x8 的高性能 8T8R 高速数据采集卡。板卡集成 8 路 ADC（最大采样率 5 Gsps）与 8 路 DAC（最大采样率 9.84 Gsps），并集成 ARM Cortex-A53 处理子系统，可提供完整的射频信号链解决方案。主要技术指标如下表所示。
| FPGA 型号 | XILINX XCZU47DR-2FFVG1517I |
| AD 最大采样率 | 5 Gsps |
| AD 通道数 | 8 |
| AD 输入带宽 | 6 GHz |
| AD 输入耦合方式 | 交流耦合 |
| 通道隔离度 | -70 dBc |
| 输入电压范围 | 1 Vppd |
| DA 最大采样率 | 9.84 Gsps |
| DA 输出耦合方式 | 交流耦合 |
| PL 端 DDR4 型号 | MT40A1G16RC-062 IT:B |
| PL 端 DDR4 容量与带宽 | 两组 64 位，每组容量 8 GB，每组读写带宽大于 16 GB/s |
| PS 端 DDR4 型号 | MT40A512M16LY-062E ITE |
| PS 端 DDR4 容量 | 一组 64 位，容量 4 GB |
| PCIe 接口 | PCI Express Gen 4 x 8 |
| DMA 支持 | 支持 XDMA |
| QSFP28 光纤 | 1 个 QSFP28，4 x 25 Gsps，支持 100G 以太网 |
| SFP+ 光纤 | 1 个 SFP+，1 x 25 Gsps，支持 10G 以太网 |
| SD 卡接口 | 1 个 |
| TYPE C 接口 | 2 个（连接 GTY） |
| 网口 | 1 个千兆网口 |
| 时钟芯片型号 | HMC7044 |
| 时钟模式 | 支持板载时钟和外部参考时钟 |
| 触发/同步 | 前面板支持 1 路触发/同步接口 |
| 扩展 IO | 2 x 18 路 GPIO，可差分可单端 |
| 板卡尺寸 | 207 mm x 111 mm |
| 工作温度 | -40 ℃～+55 ℃ |
三、测试概览
继电器自动断电上电 50 次 · XCZU47DR · 3.2 GSPS
| 板卡 | 北京科恒盛远科技有限公司 PCIE908 |
| 核心器件 | XCZU47DR-2FFVG1517I |
| 测试通道 | AD0、AD2、AD4、AD6（覆盖四个 ADC Tile） |
| 激励 | 200 MHz 同源四路输入，DC～6 GHz 四功分器（由 PCIE902 + FMC194 当信号源） |
| 冷启动方式 | COM14 控制 Y4 继电器；断电 15 秒，上电等待 12 秒后下载运行 |
| 正式样本 | cold_008～cold_057，共 50 次 |
| 报告日期 | 2026-08-11 |
四、结论摘要
结论：当前配置下，50 次正式物理冷启动全部同步成功（另有前期 4 次有效试运行），ADC 多通道冷启动同步确定性达到良好的工程水平。
50/50 次继电器断电、上电、JTAG 恢复、Vitis 下载和 ILA 导出全部成功。
50/50 次 ADC MTS 与 DAC MTS 成功；四个 ADC Tile 每次均为 Latency=96、DelayOffset=0。
50 组 200 MHz 波形输入幅度正常，无低幅度或无信号样本。
三组通道对最大标准差 1.754 ps，最大峰峰值 7.677 ps，仅为 0.0246 个采样周期（约 2.5%）。
五、测试方法与判据
每轮由 USB 继电器切断 PCIE908 板卡电源 15 秒，使板上电源轨、时钟芯片和 RFSoC 完成掉电；随后 Y4 吸合上电，等待 12 秒，再由 Vitis 下载 bitstream、FSBL 和应用程序。串口出现新的 ADC MTS 成功记录后，Vivado 触发 ILA 并导出四通道波形。
ILA 每通道采集 8192 行，每行包含 8 个连续样点，共 65536 点。对 200 MHz 单音进行正弦最小二乘拟合，以 AD0 为参考，将相位差换算为时延：Δt = Δφ / (2π·fin)。
| 继电器 | COM14，38400，8N1，站号 1；Y4 寄存器 0003H |
|---|---|
| 继电器动作 | 0001H 吸合，0000H 断开 |
| ADC MTS | Tile 0～3，掩码 0xF |
| 采样率 | 3.2 GSPS |
| 输入频率 | 200 MHz |
| 断电/上电等待 | 15 秒 / 12 秒 |
| 有效性门槛 | MTS 成功、CSV 8192 行、四路幅度正常 |
六、正式冷启动 50 次结果
| 通道对 | 均值(ps) | 标准差(ps) | 最小(ps) | 最大(ps) | 峰峰值(ps) |
|---|---|---|---|---|---|
| AD2-AD0 | 46.295 | 1.754 | 42.207 | 49.883 | 7.677 |
| AD4-AD0 | 147.798 | 1.690 | 144.069 | 151.289 | 7.220 |
| AD6-AD0 | 157.161 | 1.734 | 153.232 | 160.686 | 7.454 |
50 次中 AD2-AD0、AD4-AD0、AD6-AD0 均保持在各自固定链路时延附近。固定均值包含线缆、功分器端口和模拟通道群时延，可在系统标定阶段补偿；同步确定性应由启动间标准差、峰峰值评价。
七、串口 MTS
| 核对项 | 结果 | 判定 |
|---|---|---|
| ADC MTS completed successfully | 50/50 | 通过 |
| DAC MTS completed successfully | 50/50 | 通过 |
| ADC 四 Tile Latency=96 且 Offset=0 | 50/50 | 通过 |
| ERROR/FAILED 段 | 0 | 未发现 |
| 低幅度/无信号 CSV | 0/50 | 未发现 |
本系列下一篇文章为《DAC同步指标测试（二）》，将介绍 PCIE908 的 DAC 同步指标测试结果，敬请关注。
本文数据对应文中所述板卡、固件、软件、连接与测试条件。涉及器件规格、系统边界和后续验证的表述，应结合具体项目配置评估。